極薄ゲート酸化膜 poly-Si TFT の作製・評価

磯邊 康孝*1 佐藤 利文*2 丹呉 浩侑*3

Fabrication and evaluation of ultra-thin gate oxide poly-Si TFTs

Yasutaka Isobe^{*1}, Toshifumi Satoh^{*2}, and Hiroyuki Tango^{*3}

Abstract

High-temperature poly-Si TFTs with plasma-CVD thin gate oxide down to 9nm have been fabricated and evaluated. Poly-Si TFTs with 9nm gate oxide showed high performance TFT characteristics: threshold voltage of 1.0V, subthreshold slope of 0.22V/dec, field effect mobility of 38 cm²/V·sec and maximum transconductance of 16.5×10⁻⁷S for W/L=10µm/10µm devices. It is found by analyzing the physical parameter of poly-Si TFTs using two-dimensional device simulator, that density of trap states in poly-Si of high-temperature poly-Si TFTs such as shallow and deep acceptor type and deep donor type trap states, is much higher in comparison with those of low-temperature poly-Si TFTs fabricated on laser re-crystallized poly-Si films, which is considered to cause lower channel mobility of high-temperature poly-Si TFTs.

1. はじめに

リアプロジェクション型液晶ディスプレイには、 高融点の石英基板を用いた高温 poly-Si TFT が用い られている[1]。これは、通常の半導体プロセスと同 様の高温プロセス(600℃以上のプロセス)により poly-Si(多結晶シリコン)TFT(薄膜トランジスタ: Thin Film Transistor)を作製するものである。一方、 低温 poly-Si TFT は、安価な低軟化点ガラス基板を 用い、600℃より低い低温プロセスにより poly-Si TFT を作製するものである。これはレーザアニール により a-Si(アモルファスシリコン)膜を再結晶化し た poly-Si 膜を用いるもので、移動度が a-Si 膜に比 べて2桁大きいために、携帯電話、パソコンなどの 高速、高精細液晶ディスプレイに使用され始めてお り、さらに、ディスプレイと各種機能デバイスを同 一基板に搭載するシステムオンガラス(System on Glass: SOG)デバイスを目指して開発が進められて いる[2]。

液晶ディスプレイの高精細化、高機能化、高速化

*²東京工芸大学 工学部メディア画像学科助教授 2006年10月6日 受理 を目指して poly-Si TFT の微細化、高性能化の技術 開発が進められているが、高温 poly-Si TFT につい ては、スパッタ法によりゲート酸化膜を薄膜化した 場合の poly-Si TFT の特性について報告され始めて ている[3-4]。

本報告では、高温 poly-Si TFT の微細化、高性能 化を目指して、大型基板化が容易と考えられるプラ ズマ CVD (Chemical Vapor Deposition) 法により 9nm 程度まで極く薄くしたゲート酸化膜をもつ poly-Si TFT を作製し、電気的特性を評価した結果とともに、 二次元デバイスシミュレーション[5]を用いて高温 poly-Si TFT と低温 poly-Si TFT の poly-Si 膜中のトラ ップ密度の相違を予測した結果について報告する。

2. 試料の作製

poly-Si TFT を作製するために、まずパソコン版レ イアウト CAD である MASCAT(凸版印刷製)を用い て、種々の形状を持つ TFT、および不純物拡散層の シート抵抗などのプロセスを調べる素子からなる

^{*1}東京工芸大学 大学院。現在 新日本無線(株)

使用フォトマスク 基板洗浄 不純物拡散用マスク酸化膜形成 不純物拡散用窓形成用 Ţ SOG膜形成(リン拡散用) 不純物熱拡散 SOG膜・マスク用酸化膜剥離 アイランド形成用 poly-Siアイランド形成 1 ゲート酸化膜形成 コンタクトホール形成用 コンタクトホール形成 A1配線形成 A1配線形成用 水素処理

poly-Si TFT 作製プロセスの概略 表1

TEG(Test Engineering Group)を設計し、フォトマスク を揃えた。これらのうち4枚のフォトマスクを使用 し Al(アルミニウム)ゲート構造 n-チャネル高温 poly-Si TFT を作製した。チップサイズは 3.45mm□ である。TFT 作製に用いた基板は、poly-Si 膜(膜厚 100nm)/熱酸化膜(820nm)/Si 構造の SOI(Silicon on Insulator)型構造で、大きさは 3cmロである。この基 板1枚にに、上記チップ約30個を作製できる。

表1に poly-Si TFT 作製プロセスの概略と使用し たフォトマスク(4層)を示す。以下に、各プロセ スの詳細について説明する[8]。

まず、基板の作製であるが、熱酸化膜上に LP-CVD(Low-Pressure Chemical Vapor Deposition)(こ より poly-Si 膜を成膜した(成膜条件:ガス流量:SiH₄ 100sccm、成膜温度:620℃、成膜圧力:13.3Pa)。poly-Si 膜の結晶粒径は数十 nm である。以下の各工程を含 めて基板の洗浄には、RCA 洗浄を用いた。

この基板の poly-Si 膜上に不純物拡散マスク用に プラズマ CVD 酸化膜(到達真空度:3.20×10⁻⁵Torr, RF パワー: 30W, 基板温度:300℃, ガス流量:

10sccm(SiH₄)/2sccm(N₂O)、膜厚:220nm)を形成した。 厚さ 100nm 以上の厚い酸化膜厚測定には、エリプ ソメトリと触針段差計を使用し、両者の測定値が一 致することを確かめた。以下に述べるような、 100nm 以下の酸化膜厚測定にはエリプソメトリを 使用した。

ついで、フォトリソグラフィーによりソース・ド レイン領域形成用窓のマスクパターンを基板に転 写した。フォトリソグラフィーには、ポジ型フォト レジスト(OFPR-800(30CP): 東京応化製)をスピンコ ート後、プリベーク(120°C, 50sec)をし、露光し た(露光装置: ミカサ:MA-20型、露光時間 10.5sec)。 フォトレジストの現像(現像液:NMD-3(東京応化 製))後、ポストベーク(120℃, 5min)を行い、フッ化 アンモニウム・フッ酸混合液(エッチング液: NH₄F:HF=6:1)により CVD 酸化膜をエッチング(エ ッチング時間 3min)し、ソース・ドレイン不純物拡 散用窓を形成した。その後、フォトレジストの剥離 を行った。この工程の内容は、残留エッチング液の エタノールによる置換(30sec×2回)、フォトレジス ト剥離(剥離液:106(東京応化製)、剥離時間 3min)、 エタノール置換(30sec×2回)である。

ソース・ドレイン領域形成用の不純物ドーピング には、プロセスが簡便な SOG(Spin on Glass)による 固相拡散法を用いた。固相拡散によりリンを拡散す るために SOG 溶液(p-59250(リン濃度 5%)(東京応化 製))をスピンコート(塗布条件: 600rpm 3sec+ 2800rpm 30sec の 2 回塗布)し、ホットプレート上で プリベーク(200℃, 10min)した後、不純物拡散用電気 炉中でポストベーク(N2雰囲気中 500℃, 30min)を行 った。その後、電気炉を昇温し poly-Si 膜にリン拡 散(N₂ 雰囲気中 950℃, 120min)を行った。拡散後の poly-Si 膜のシート抵抗は 170Ω/□と小さな値であっ た。また、比較のために、ソース・ドレインへの不 純物拡散温度 850℃、拡散時間 80min の場合も実験 し素子を作製した。この場合の poly-Si 膜のシート 抵抗は $1.2 \times 10^4 \Omega/\Box$ と大きな値を示した。

つぎに、SOG 膜、および拡散用酸化膜マスク層を 希釈フッ酸(H₂O:HF=10:1)でエッチング除去し、フ ォトリソグラフィーにより島状 poly-Si 膜を形成し た。Poly-Si 膜のエッチングには、希釈 KOH 液 (H₂O:KOH=150cc:0.3g、エッチング温度 65℃)を使用 した。エッチング後、フォトレジストの剥離(剥離



液:106(東京応化製))を行った。

続いて、プラズマ CVD により 4 種類のゲート酸 化膜(膜厚(dox):55nm, 33nm, 13nm, 9nm)をもつ基板 を作製した。成膜条件は、不純物拡散マスクに用い たプラズマ CVD 膜の場合と同様である。これらの 薄い酸化膜厚の測定にはエリプソメトリを用いた。 その後、ソース、ドレイン電極用のコンタクトホー ルを形成するために、フォトリソグラフィーにより ゲート酸化膜を、前述のフッ化アンモニウム・フッ 酸混合液によりエッチング除去し、コンタクトホー ルを開孔した。

つぎに、真空蒸着により基板全面に配線用の Al 膜(膜厚:900nm)を成膜し、フォトリソグラフィーに より Al 膜をエッチング(エッチング液: H₃PO₄:HNO₃:CH₃COOH:H₂O=4:1:4:1,エッチング温 度:25±1℃)後、フォトレジストを剥離(剥離液:Al 用 104(東京応化製))した。

最後に、MOS 構造の界面準位を低減するために 水素処理用電気炉で水素処理(ガス雰囲気: N₂/H₂(10%),処理条件:450℃,30min)を行った。

また、比較のために用いた低温 poly-Si TFT(企業 からの提供試料)は、本研究で作製した高温 poly-Si TFT と同様、平面構造である。低温 poly-Si TFT 作 製に用いられた poly-Si 膜は、ガラス基板上に堆積 した a-Si 膜をゼノンクロライド(XeCl)エキシマレー ザによりアニールすることにより再結晶化し多結 晶 Si 化したもので、厚さ 50nm である。ゲート酸化 膜はプラズマ CVD 法によるもので厚さ 140nm であ る。使用したすべてのプロセス温度は 600℃以下で ある。素子形状は高温 poly-Si TFT と同様の W(チャ ネル長)/L(チャネル長)=10µm/10µm である。

これらの poly-Si TFT の電気的特性の測定は、周 囲の光を遮断したシールドボックス内でプローバ によりウェーハ状態で行い、測定システムとして半 導体パラメータアナライザ 4156B(HP 社製)を使用 した。

3.実験結果および討論

3. 1 電気的特性

3.1.1 電流-電圧特性

図 1 に、作製したゲート酸化膜厚 d_{ox} が 13nm の 高温 poly-Si TFT の典型的な Vd(ドレイン電圧)-Id



図1 作製した高温 poly-Si TFT の典型的な Vd-Id 特性、dox=13nm、W/L=10µm/10µm

(ドレイン電流)特性を示す。W/L=10µm/10µm である。 ドレイン電流の飽和特性がよく現れていることが わかる。

図2にd_{ox}が9nm、13nm、33nm、および55nmの 場合のVg(ゲート電圧)-Id特性をそれぞれ示す。 図2からゲート酸化膜厚が薄くなるにしたがって、 サブスレッショルド特性の傾きが急峻に、すなわち サブスレッショルド係数(S係数)が小さくなり、相 互コンダクタンス(Gm)は増大することがわかる。 また、ドレインリーク電流は10⁻¹³~10⁻¹²A台で、ド レイン電流のON/OFF比は6桁得られており、液晶



図 2 ゲート酸化膜厚を変化させた場合の Vg-Id 特性(dox=9nm、13nm、33nm、55nm)

ディスプレイ用素子として必要な特性を満たして いる。

3.1.2 相互コンダクタンス

次に相互コンダクタンス Gm について述べる。ゲ ート酸化膜厚 d_{ox} を薄くすると、Gm は増大するも のの電界効果移動度は変らず、その値は、32~ 38cm²/V·sec であった。これは、電界効果移動度が ゲート酸化膜厚では変わらず、ゲート酸化膜/poly-Si 膜界面のチャネルの縦方向(チャネルに垂直方向)電 界強度のみで決まることを示している。



図3 種々のpoly-Si TFTのGmmaxのゲート酸化 膜厚による変化

□印:高温 poly-Si TFT の実験値(ソース・ドレ イン領域の不純物拡散温度 950℃)、○印:高温 poly-Si TFT の実験値(ソース・ドレイン領域の 不純物拡散温度 850℃)、△印:低温 poly-Si TFT の実験値、各線はそれぞれの TFT の移動度を 用いた(1)式による Gmmax の計算値

Gm(あるいは、Gmの最大値)はTFTの1次元モデ ルにより、電流非飽和領域で次式により表される。

Gm(あるいは、Gmmax)=µ・Cox・(W/L)・Vd

$$= \mu \cdot \varepsilon_{o} \cdot \varepsilon_{ox} \cdot (W/L) \cdot V d/d_{ox}$$
(1)

ここで、 μ は電界移動度であり、 C_{ox} は単位面積当 たりのゲート容量で、真空の誘電率を ε_0 、酸化膜の

比誘電率を ε_{ox} とすると、 $C_{ox}=\varepsilon_0 \cdot \varepsilon_{ox}/d_{ox}$ で表される。 (1)式は、Gm(あるいはGmmax)は d_{ox} に反比例して 増加することを示している。

図3に種々のpoly-Si TFTのゲート酸化膜厚を変 えた場合のGmmaxを示す。図3の□印は、ソース・ ドレイン領域の不純物拡散条件が950℃、120min(前 述のように拡散後の poly-Si 膜のシート抵抗は 170Ω/□)の場合のGmmaxの実験値を示し、実線は μ =30cm²/V·secとして(1)式により求めたGmmaxの 計算値を示す。これから、Gmmaxのゲート酸化膜 厚依存性は、作製したゲート酸化膜厚の範囲で(1) 式で表されることがわかる。

図3の〇印は、ソース・ドレイン領域の不純物拡 散温度を850℃(拡散時間80min)と低くして(前述の ように、この場合のリン拡散後の n^+ poly-Si 膜のシ ート抵抗は1.2×10⁴Ω/□)作製したTFTのGmmaxの 実験値であり、 μ =4cm²/V·secとした場合のGmmax の計算値を一点鎖線で示している。この低い拡散温 度(850℃、80min)で作製したpoly-SiTFTのGmmax は、高い拡散温度(950℃、120min)のTFTに比べて、 約1/10である。この理由は、前者の場合、リン拡 散後のシート抵抗が大きいためにソース・ドレイン 領域の寄生直列抵抗が大きくなり、Gmを減少させ ていると考えられる。また、△印は低温 poly-SiTFT

(企業からの提供試料)の Gmmax の実験値であり、 μ =171cm²/V·sec とした場合の Gmmax の計算値を点 線で示している。このようの低温 poly-Si TFT の移 動度は、高温 poly-Si TFT に比べて約5倍である。

3.1.3 S係数

サブスレッショルド特性の傾きである S 係数は、 次式で与えられる。

$$S \sim 2.3 (kT/q) \cdot (1 + (C_D + C_{it})/C_{ox})$$
 (2)

ここで、k はボルツマン定数、T は絶対温度、q は
電子の電荷、C_D は空乏層容量、C_{it} はゲート酸化膜
/Si 界面の界面準位の等価容量である。

図4に本実験で得られたS係数のゲート酸化膜厚 依存性を示す。図4から、S係数はゲート酸化膜の 薄膜化とともに、ほぼ直線的に小さくなり、良好な サブスレッショルド特性が得られるようになるこ とがわかる。ゲート酸化膜厚が9nmの場合、S係数



は 0.22V/dec で、スパッタ法により得られている値 [4]と同等か、むしろ小さい値である。

3.1.4 しきい値電圧 しきい値電圧 Vt は、

 $Vt=2\phi_F + q \cdot N_A \cdot l_{Dmax}/C_{ox} + \phi_{MS}$

$$+(Q_{SS}/C_{ox}) \tag{3}$$

で与えられる。ここで、 $l_{Dmax} = ((4\epsilon_o \cdot \epsilon_{Si} \cdot \varphi_F / (q \cdot N_A))^{1/2}$ で、これは最大空乏層幅をあらわす。 ϵ_{Si} は Si の比 誘電率、 φ_F はバンドギャップ中央からフェルミ準位 までのエネルギー、 N_A はチャネル中の不純物濃度 である。また Q_{SS} は界面準位電荷、 φ_{MS} は金属と半 導体のフェルミ準位の差($\varphi_{MS} = \varphi_M - \varphi_S$)で、 φ_M はゲ ート金属のフェルミ準位、 φ_S は半導体のフェルミ準 位である。

図5に、しきい値電圧Vtのゲート酸化膜厚依存 性を示す。Vtは、Vg-Id特性上で最大の傾きを示す 直線とゲート電圧軸との交点で定義している。d_{ox} を薄くするにしたがって、Vtは浅くなることがわか る。ゲート酸化膜厚が9nmの場合、Vtは1.0Vで、 この場合もスパッタ法による値[4]と同等である。

3.1.5 ゲート酸化膜の絶縁耐圧

図6にゲート酸化膜の絶縁耐圧のゲート酸化膜厚 依存性を示す。ゲート酸化膜厚が 9nm の場合、絶 縁耐圧は 6V と低下するが、使用電源電圧 5V を想 定すると、しきい値電圧が 1.0V であることと合わ





図6 ゲート破壊電圧のゲート酸化膜厚による 変化

表2 ゲート酸化膜厚を変えた場合のデバイスパ ラメータの値

$\label{eq:d_ox} d_{\text{ox}}(\text{nm}) \qquad \text{S} \mbox{ ff}(\text{V}/\text{dec}) \qquad \text{Vt}(\text{V}) \qquad \mu \mbox{ (cm}^2/\text{Vs}) \qquad \text{Gm}_{\text{max}}$	$_{x}(\times 10^{-7}S)$
55 0.74 4.9 36	2.3
33 0.50 3.7 33	3.4
13 0.23 1.4 32	8.5
9 0.22 1.0 38	16.5

せ使用できる可能性のある値である。

表2に作製した poly-Si TFT の主なデバイスパラ メータのゲート酸化膜厚依存性をまとめて示す。ゲ ート酸化膜厚を薄くすることにより、S 係数、Vt、 Gmmax ともに改善され、TFT の性能が向上するこ とがわかる。

3.2 二次元デバイスシミュレーション による poly-Si TFT のトラップ密度の解析

3. 2. 1 Poly-Si TFT のモデリング

Poly-Si 膜には多くのトラップが存在する。これら のトラップは主に結晶粒界に存在し、バンドギャッ プ中に準位を形成し、poly-Si TFT の電気的特性に影 響を与える。ここでは、Poly-Si TFT 用2次元デバ イスデバイスシミュレーションソフト(ATLAS)[5] を用いて、作製した高温 poly-Si TFT のトラップ密 度(DOS: Density of States)を、低温 poly-Si TFT の場 合と比較して解析した結果について述べる。

この2次元デバイスデバイスシミュレータは、 poly-Si TFT 中の電子、正孔の二つのキャリヤを扱い、 物理方程式であるポアソンの方程式、電子、正孔に 対するドリフト電流、および拡散電流を含むドリフ ト・拡散モデルによる電流密度方程式、および生 成・再結合電流を含む電流連続方程式の合計五つの 方程式を連立させて数値解を求めるもので、TFT 中 の電位、電界、キャリヤ密度などの二次元分布、TFT の電流-電圧特性などを求めることができ、また poly-Si 膜中のトラップ密度もモデル化することが できるものである。使用したパソコンは、Precision 360(Dell 社)で、OS(Operating System)は Red Hat Linux 9.0 である。

DOS については、poly-Si 膜中に均一に存在する とする「均一トラップモデル」を使用した。トラッ プはアクセプタ型、ドナー型両者について、それぞ れバンドギャップ中の浅いトラップ、深いトラップ を考慮した[5-7]。

n-チャネル TFT の場合、Vg-Id 特性は主にアクセ プタ型トラップにより大きく変化する。正のゲート 電圧印加により poly-Si 膜表面のバンドが曲がるた め、バンド中央とフェルミ準位の間のアクセプタ型 トラップが電子で満たされ負電荷を持つことにな る。ゲート電圧が浅い場合には、表面のバンドの曲 がりは小さく、バンド中央付近の深いアクセプタ型 トラップのみに電子がトラップされ、Vg-Id 特性の ゲート電圧の浅いサブスレッショルド領域の傾き を小さくすることになる。一方、ゲート電圧が深い 場合には、バンドの曲がりは大きくなり、バンド中 央付近の深いアクセプタ型トラップとともに、伝導 帯に近い浅いアクセプタ型トラップも電子をトラ ップし、負に帯電することになり、サブスレッショ ルド特性とゲート電圧の深い領域のドレイン電流 を低下させることになる[6]。

解析に用いた高温 poly-Si TFT は、ゲート酸化膜 厚 51nm、ソース・ドレイン領域形成に 850℃、80min の不純物拡散を行ったものである。まず、浅いアク セプタ型トラップ、深いアクセプタ型トラップ、移 動度を、実験値であるドレイン電圧の小さい領域 (Vd=0.1V)の Vg-Id 特性に合せ込み、つぎにドレイ ン電圧の大きな Vd-Id 特性で現れるキャリヤのイン パクトイオン化に起因するキンク電流について、イ ンパクトイオン化係数を変えることにより合せ込 みを行った[6]。

図7に Vg-Id 特性の実験値と合わせこみを行った シミュレーション結果を示す。実験値(実線)とシミ ュレーション結果(点線)は、Vg が正の領域でよく合 っていることがわかる。

図 8 に Vd-Id 特性の実験値(実線)とシミュレーション結果(点線)を示す。実験値をシミュレーション 値でよく再現できていることがわかる。以上のよう に、poly-Si TFT の電流-電圧特性の実験値とシミュ レーション結果を合わせ込むことにより、poly-Si TFT のモデル化を行い、poly-Si 膜のバンドギャップ 内のトラップ分布を予測した。

同様に低温 poly-Si TFT についても実験値とシミ ュレーション値の合わせ込みを行い、バンドギャッ プ内のトラップ密度分布を求めた。



図7 Vg-Id 特性の実験値とシミュレーション値



3. 2. 2 Poly-Si 膜のトラップ密度

図9に高温 poly-Si TFT と低温 poly-Si TFT のチャ ネル領域のトラップ密度分布を比較した結果を示 す。図9の横軸に示す Ev、Ec は、それぞれ価電子 帯の頂上、伝導帯の底を示す。図中の実線は高温 poly-Si TFT の場合、点線は低温 poly-Si TFT の場合 のバンドギャップ内のそれぞれのトラップ密度分 布を示す。図9から、高温 poly-Si TFT は、低温 poly-Si TFT に比べてアクセプタ型トラップ密度は、浅いト ラップ、深いトラップともにかなり大きく、さらに 深いドナー型トラップ密度も大きいことがわかる。 高温 poly-Si TFT の移動度の低い要因は、これらの 主として結晶粒界に存在するトラップによる電位 障壁が大きくなりキャリヤの散乱が大きくなるた めと考えられる。



図 9 高温 poly-Si TFT と低温 poly-Si TFT の poly-Si 膜のバンドギャップ内トラップ密度分布の比較

4. まとめ

高性能 poly-Si TFT を目指して、大型基板化が容 易なプラズマ CVD 法によりゲート酸化膜厚を 9nm まで薄くした高温プロセスによる n-チャネル poly-Si TFT を作製し、評価した。得られた結果をま とめると次のようになる。

1. ゲート酸化膜厚 9nm、W/L=10 μ m/10 μ mの poly-Si TFT の電気的特性は、しきい値電圧 1.0V、S 係数 0.22V/dec、電界効果移動度 38 cm²/V·sec、最大 相互コンダクタンス 16.5×10⁻⁷S を示し、将来の微 細高性能素子として有望であると考えられる。また、 ソース・ドレインの n⁺領域の不純物拡散温度を 850℃から 950℃に上げて n⁺層のシート抵抗を下げ ることも、Gm を大きくするために重要である。

2. 二次元デバイスシミュレーションによるトラ ップ密度の解析により、高温 poly-Si TFT の poly-Si 膜中のトラップ密度は、低温 poly-Si TFT に比べて、 浅いアクセプタ型トラップ、深いアクセプタ型トラ ップ、および深いドナー型トラップともにかなり大 きいことがわかった。高温 poly-Si TFT の移動度の 低い要因は、これらの主として結晶粒界に存在する トラップによる電位障壁が大きくなりキャリヤの 散乱が大きくなるためと考えられる。

謝辞

エリプソメータによる酸化膜厚の測定で本学物 理研究室川畑州一教授、また各種膜の膜厚の測定で 電子画像研究室大塚正男教授、内田孝幸助教授にお 世話になり感謝いたします。また、本研究には、研 究室の多くの卒業生の貢献があったことを記し、謝 意を表します。

参考文献

- 1) 越石健司、"電子ディスプレイ産業の産業地図 液晶パネル産業"、電子材料 2004 年 4 月号、 pp.24-30(2004).
- K. Suzuki, M. Tada, Y. Yamazi, and Y. Ishizuka, Dig. of Tech. Papers, 1998 AM-LCD pp.5-8.
- N. Yamauchi, N. Kakuda, and T. Hisaki, Ext. Abst. of 1993 SSDM, pp.996-998.

- T. Serikawa, M. Miyashita, Y. Uraoka, and T. Fuyuki, Dig. of Tech. Papers, 2005 AM-LCD pp.311-314.
- ATLAS Software Manual, Silvaco International, Ver.5.7.24C (2000).
- 6) 野上幸里、佐藤利文、丹呉浩侑、映像情報メデ ィア学会誌、vol.60、no.9、pp.1439-1442(2006).
- H. Tango, M. Suganuma, G. Usami, and Y. Nogami, The Electrochemical Society, 2004 Joint International Meeting (Hawaii), J2-TFTT Symposium, Abst. No. 967, Oct. 5, 2004., Proc. of the Int. Symp. Thin Film Transistor Technologies (TFTT VII), ed. Y. Kuo, vol. 2004-15, The Electrochem. Soc. 2004, pp.104-111.
- 一般的な素子作製プロセスの参考書: 丹呉浩侑 編著、西澤潤一監修、"半導体プロセス技術"、 培風館(1998).